设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA时序分析与时序约束约束培训教材
1 ...67891011121314
返回列表 发新帖
楼主: 平凡的足迹

[资料] FPGA时序分析与时序约束约束培训教材

[复制链接]
kluxymolly
发表于 2015-10-12 23:26:34 | 显示全部楼层
回复 1# 平凡的足迹


   下来看看~~V4用clock wizard作的时钟太难用了，看这个资料能不能解决
回复 支持 反对

举报

yesterdaymore
发表于 2015-10-16 23:58:38 | 显示全部楼层
下来看看
回复 支持 反对

举报

robinsuper
发表于 2015-12-13 08:02:31 | 显示全部楼层
学习，正需要这个呢
回复 支持 反对

举报

wuflysky
发表于 2015-12-13 11:57:39 | 显示全部楼层
好东西啊，谢谢lz分享~
回复 支持 反对

举报

ZDHCUMT
发表于 2024-11-10 19:23:21 | 显示全部楼层
很好
回复 支持 反对

举报

15054189136
发表于 2024-11-10 22:34:02 | 显示全部楼层
不错呀
回复 支持 反对

举报

1 ...67891011121314
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-2 02:37 , Processed in 0.113512 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表