在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 1865|回复: 0

[求助] 小弟请大婶们给分析一下这个verilog-A的程序吧,仿真用~~

[复制链接]
发表于 2014-8-20 09:23:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×

·include constants.vams

·include disciplines.vams

module varesistor(vin_p,vin_n,r_p,r_n);


input vin_p,vin_n;

output r_p,r_n;


electrical vin_p,vin_n,r_p,r_n;


parameter  real  r_1=1;

parameter  real  r_2=1.5;

parameter  real  r_3=2;

parameter  real  r_4=2.5;

parameter  real  r_5=3;

parameter  real  r_6=3.5;

parameter  real  r_7=4;

parameter  real  r_8=4.5;

parameter  real  r_9=5;

parameter  real  r_10=5.5;

parameter  real  r_11=6;

parameter  real  r_12=6.5;

parameter  real  r_13=7;

parameter  real  r_14=7.5;


real rs;


analog

begin

  rs  =V(vin_p,vin_n);

V(r_p,r_n)<+rs *I(r_p,r_n);


end

endmodule




重点是
rs
=V(vin_p,vin_n);

V(r_p,r_n)<+ rs *I(r_p,r_n);什么意思啊?

您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 14:03 , Processed in 0.109892 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表