veriloga Pipelined ADC

weizihui · 发表于 2014-8-11 21:02:06

您需要登录才可以下载或查看，没有账号？注册

×

之前听别人作报告，说做Pipelined ADC，需要先用matlab建模，再用veriloga搭建，最后落实到CMOS电路上。请问用veriloga的主要目的是什么，对总的设计有什么帮助？谢谢！

lovlybigbear · 发表于 2014-8-20 22:19:27

nonideality modeling

weizihui · 发表于 2014-8-23 16:47:16

回复 2# lovlybigbear
为什么说是不理想的呢

besarkecil · 发表于 2017-10-7 23:53:39

thanks

账号		自动登录	找回密码
密码			注册

[原创] veriloga Pipelined ADC