设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › system verilog 及uvm学习的相关资料

1 2 3 45 / 5 页

返回列表发新帖

楼主: yccmrcool

[资料] system verilog 及uvm学习的相关资料

发表于 2016-6-6 17:18:02 | 显示全部楼层

Thanks.
Good Ref.

回复支持反对

发表于 2016-6-13 00:10:32 | 显示全部楼层

楼主太贵了，我都没信元了

回复支持反对

发表于 2016-10-21 11:57:44 | 显示全部楼层

谢谢分享。。。。

回复支持反对

发表于 2020-9-9 15:58:05 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2020-9-29 13:50:58 | 显示全部楼层

adfafafaf

回复支持反对

1 2 3 45 / 5 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 13:07 , Processed in 0.100096 second(s), 2 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表