DC/FM hierarchical flow issue

pastchen · 发表于 2014-8-4 13:36:24

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

小弟有个比较大的design A, 包含一些timing较差，规模较大的sub-block B,C,D. 因为timing 较差，所以B,C,D都单独拿出来先综合，在综合A的时候，再将B,C,D的ddc文件读回去，另外由于考虑B,C,D的AC timing，所以综合A的时候没有dont_touch B,C,D 。这样就会有四个svf文件, 那么最后在formality 验证A的时候，我应该给那些svf，是单独给A的svf,还是全部的svf?

pastchen · 发表于 2014-8-4 14:31:00

另外，Reference该怎么给，是给所有的RTL还是A top level的RTL + B, C, D 的netlist?

账号		自动登录	找回密码
密码			注册

[求助] DC/FM hierarchical flow issue

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块