在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: zyp96

无法使用从cadence的SCH editing中调用Verilog_XL

[复制链接]
发表于 2015-3-24 14:42:01 | 显示全部楼层
有人知道怎么办吗?我跟你的问题一摸一样
回复 支持 反对

使用道具 举报

发表于 2015-10-12 19:38:52 | 显示全部楼层
我也遇到了这个问题,求解
回复 支持 反对

使用道具 举报

 楼主| 发表于 2015-10-12 23:00:36 | 显示全部楼层
我现在的版本好似可以用了哦,不知道怎么回事,不知道是不是license或者是网表正确的原因,现在可以用了!
回复 支持 反对

使用道具 举报

发表于 2015-12-2 22:09:23 | 显示全部楼层
同样问题的飘过,跪求解答
回复 支持 反对

使用道具 举报

发表于 2017-1-22 10:54:30 | 显示全部楼层
请问您现在解决了吗。我也遇到这个问题了,是不是要重新安装
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-12 09:43 , Processed in 0.124208 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表