设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请教一个关于源同步时序的问题

123 / 3 页下一页

返回列表发新帖

楼主: lgrrrrrr

请教一个关于源同步时序的问题

发表于 2007-4-2 09:46:19 | 显示全部楼层

faint~ 咋就没人管

回复支持反对

发表于 2009-3-31 15:16:42 | 显示全部楼层

这个只是理论上的问题

回复支持反对

发表于 2009-3-31 15:17:52 | 显示全部楼层

源同步只是理论上补考路线上演示

回复支持反对

发表于 2009-3-31 15:23:09 | 显示全部楼层

要做到匹配

回复支持反对

发表于 2009-4-1 08:47:14 | 显示全部楼层

学习了！

学习了！

回复支持反对

发表于 2009-4-1 11:04:42 | 显示全部楼层

来学习。。。。。

回复支持反对

发表于 2009-8-7 09:29:35 | 显示全部楼层

1ns 可以传大约140mm

回复支持反对

发表于 2010-8-10 09:22:06 | 显示全部楼层

学习学习~

回复支持反对

发表于 2010-8-10 09:48:07 | 显示全部楼层

学习学习

回复支持反对

发表于 2010-8-22 22:32:36 | 显示全部楼层

谢谢分享

回复支持反对

123 / 3 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-3 17:40 , Processed in 0.139291 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表