设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Cadence电路图设计百例分享

12 / 2 页

返回列表发新帖

楼主: zhenghaizhou

[资料] Cadence电路图设计百例分享

发表于 2014-7-31 17:10:56 | 显示全部楼层

pcb还是verilog的啊

回复支持反对

发表于 2015-3-3 19:25:34 | 显示全部楼层

Cadence电路图设计百例分享

回复支持反对

发表于 2015-3-3 20:11:24 | 显示全部楼层

学习一下，谢谢分享~

回复支持反对

发表于 2015-3-4 09:03:36 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2015-3-4 09:23:51 | 显示全部楼层

学习下，做个mark

回复支持反对

发表于 2015-3-4 10:33:47 | 显示全部楼层

学习学习

回复支持反对

发表于 2015-3-6 17:06:32 | 显示全部楼层

看看，谢谢！！

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 12:43 , Processed in 0.047484 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表