在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2673|回复: 5

[原创] Digital VLSI DEsign with verilog

[复制链接]
发表于 2014-6-12 23:15:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
Digital VLSI DEsign with verilog

Digital VLSI Design with Verilog.pdf

3.89 MB, 下载次数: 116 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2014-6-24 14:22:31 | 显示全部楼层
這本2008年的書
蠻適合初學verilog後的練習範本
发表于 2014-8-20 15:40:52 | 显示全部楼层
这本书不全,而且是第1版,现在已经出第2版了。
发表于 2014-8-20 16:57:15 | 显示全部楼层
good ones
发表于 2014-8-20 19:37:37 | 显示全部楼层
第2版在哪里?
发表于 2016-6-10 11:43:13 | 显示全部楼层
THANK YOU
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-30 00:32 , Processed in 0.100901 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表