设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI DEsign with verilog

返回列表发新帖

查看: 2672|回复: 5

[原创] Digital VLSI DEsign with verilog

发表于 2014-6-12 23:15:25 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

Digital VLSI DEsign with verilog

Digital VLSI Design with Verilog.pdf

3.89 MB, 下载次数: 116 , 下载积分: 资产 -2 信元, 下载支出 2 信元

回复

发表于 2014-6-24 14:22:31 | 显示全部楼层

這本2008年的書
蠻適合初學verilog後的練習範本

回复支持反对

发表于 2014-8-20 15:40:52 | 显示全部楼层

这本书不全，而且是第1版，现在已经出第2版了。

回复支持反对

发表于 2014-8-20 16:57:15 | 显示全部楼层

good ones

回复支持反对

发表于 2014-8-20 19:37:37 | 显示全部楼层

第2版在哪里？

回复支持反对

发表于 2016-6-10 11:43:13 | 显示全部楼层

THANK YOU

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 18:54 , Processed in 0.127010 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表