设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA时序分析经典教程，超全，不看后悔！ ...
1 ...353637383940414243
返回列表 发新帖
楼主: 肖北南

[资料] FPGA时序分析经典教程，超全，不看后悔！

[复制链接]
都市小虫
发表于 2024-2-6 23:46:50 | 显示全部楼层
内容不错，关于ISE的约束讲解，基础概念清晰！~~
回复 支持 反对

举报

sajes2013
发表于 2024-2-7 10:06:16 | 显示全部楼层
謝謝分享!
回复 支持 反对

举报

耳_东_陈
发表于 2024-2-20 10:13:43 | 显示全部楼层
thanks for sharing
回复 支持 反对

举报

发表于 2024-2-20 10:47:02 | 显示全部楼层
内容全面详尽细致，很有指导和实用性，学下
回复 支持 反对

举报

binnq
发表于 2024-2-21 16:41:55 | 显示全部楼层
感谢
回复 支持 反对

举报

ic886
发表于 2024-2-28 18:03:28 | 显示全部楼层
感谢分享
回复 支持 反对

举报

1 ...353637383940414243
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 19:22 , Processed in 0.071931 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表