手机号码,快捷登录
萧sin_sang 发表于 2022-3-29 12:08 // VerilogA for osc, veriloga `include "constants.vams"
举报
jojenwong 发表于 2022-9-15 11:08 能解释一下这个verilog a怎么使用吗 ,生成的symbol 输入给什么啊
青山不改水长 发表于 2021-12-28 17:24 如果是仿真要用的话,可以用Vpulse,设置脉宽“pulse width”是高电平的持续时间。 ...
本版积分规则 发表回复 回帖后跳转到最后一页
手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2025-5-28 11:25 , Processed in 0.086738 second(s), 3 queries , Gzip On, Redis On.