设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › PC作主端口通过PCIE访问FPGA效率很低？
12
返回列表 发新帖

[求助] PC作主端口通过PCIE访问FPGA效率很低？

[复制链接]
加油99
发表于 2014-5-13 09:05:12 | 显示全部楼层
补充一下。
Intel有一篇文章描述了怎么实现64个字节的pcie突发传输。google 一下 pcie burst mfence。
回复 支持 反对

举报

icsystem
发表于 2014-5-13 12:27:29 | 显示全部楼层
实现效率的问题
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-29 20:50 , Processed in 0.096161 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表