设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为Verilog基本电路设计指导书（不看后悔） ...

123 4 5 6 7 8 / 8 页下一页

返回列表发新帖

楼主: yydlovefyh

[资料] 华为Verilog基本电路设计指导书（不看后悔）

发表于 2014-6-4 14:20:38 | 显示全部楼层

感谢楼主

回复支持反对

发表于 2014-6-9 16:43:28 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2014-6-11 09:49:34 | 显示全部楼层

非常好

回复支持反对

发表于 2014-6-11 10:03:46 | 显示全部楼层

下载看看

回复支持反对

发表于 2014-8-24 19:49:27 | 显示全部楼层

谢谢楼主分享。。。

回复支持反对

发表于 2014-8-24 20:49:53 | 显示全部楼层

好东西

回复支持反对

发表于 2014-8-25 09:39:48 | 显示全部楼层

还是看看吧

回复支持反对

发表于 2014-8-25 11:06:34 | 显示全部楼层

不错,下载学习学习

回复支持反对

发表于 2014-8-25 19:40:30 | 显示全部楼层

bukanhouhai

回复支持反对

发表于 2014-8-25 20:58:06 | 显示全部楼层

回复支持反对

123 4 5 6 7 8 / 8 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 03:12 , Processed in 0.077206 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表