在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: prototyping

[求助] 求助,Chipscope中遇到的奇怪问题

[复制链接]
发表于 2014-4-18 23:53:18 | 显示全部楼层
在verilog代码中的状态机的编码并不一定是最终的编码方式,FSM的编码分为好多种 binary gray one-hot等等,最终选择哪一种是工具决定的(如果你没有指明FSM编码方式的话)。
可以在synthysis report 中的low level synthsis中查看实际的FSM编码
发表于 2014-12-30 09:03:05 | 显示全部楼层
回复 5# lwukang


   谢谢啊。。。一句话点醒了我,搞了一天的状态机还没发现这个异步信号的问题。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-11 09:55 , Processed in 0.098919 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表