高速SAR的片内reference buffer都是怎么做的？

孙之策

我尝试过做8位100M，但是发现功耗太大了。试了很多结构都不行。100ps建立的要求太苛刻了

雨丝

   

vdd (1V) + on-chip caps
zhuyun_zizy 发表于 2015-2-19 06:22

                               
登录/注册后可看大图

那得多大的片内电容。做产品不现实啊！

雨丝

   

paper 里 ref 大部分都是连到vdd 和gnd.
vdslafe 发表于 2014-4-4 01:26

                               
登录/注册后可看大图

    SOC很难提供这么干净的vdd 和gnd，至少波动得小于0.5mV吧。

bikku007

回复 4# vdslafe


   There might be a huge design complexity involved on the digital filter of the sigma delta ADC. The over sampling ratio is obviously reduced as you can not have large clock frequencies.

vdslafe

回复 84# bikku007


   如果高OSR, 1MHz bandwidth  有啥复杂

wrgu

sumig，我们应该是一个实验室的

laowanging

不错，非常感谢前辈们的指导

lesking

多谢多谢  受教了

雨丝

   

回复  bikku007

   如果高OSR, 1MHz bandwidth  有啥复杂
vdslafe 发表于 2015-8-1 11:58

                               
登录/注册后可看大图

用连续时间sigma delta了，不过面积功耗跟做出来的SAR都差不多   (两路面积0.1  3mW，含bandgap reference buffer)  连续时间sd还有潜力可以挖吗？

vdslafe

回复 89# 雨丝


   不知道你期望的snr 是多少。如果FOM 大于50fj/conv, 那还是有潜力可以挖的：）
    sar 算上了前端驱动的功耗没？