大家好，我是《Verilog编程艺术》的作者，欢迎大家的反馈和提问

vakite · 发表于 2014-11-4 15:11:42

能不能给个随书例子的源代码啊

weijiaming · 发表于 2014-11-5 07:48:46

@glace12123
我不太了解定点数、对数等底层运算思想，因为做实际的工程设计，很少亲自实现它们，很多是直接使用Synopsys DesignWare。

qhm2lhy · 发表于 2014-11-10 08:59:21

一看目录，就感觉不错，作者有自己独到的观点，不过没有看过样章，所以不好给建议

418478935 · 发表于 2014-11-14 00:09:16

回复 119# weijiaming

您好，请教下，FPGA和ASIC的代码风格是否有较大的差别，书中会有这方面的对比介绍吗？

weijiaming · 发表于 2014-11-14 20:17:38

@418478935
FPGA和ASIC的代码风格，没有区别，因为
ASIC的验证除了要做仿真验证，还要在FPGA上验证，都是用同样的代码，你说怎么会有区别？

1. 因为使用的RAM不同，所以要用`ifdef `else `endif分隔开。
2. ASIC不能完全地在FPGA上验证，例如PLL、Analog等电路。
但是这些与代码风格无关！

418478935 · 发表于 2014-11-15 02:03:53

回复 125# weijiaming

没做过ASIC 但是听说ASIC为了控制功耗，大量使用门控时钟，不知道是不是这样的？
FPGA内一般都是推荐用一个系统时钟驱动所有电路的。

weijiaming · 发表于 2014-11-15 07:44:03

@418478935
是的，ASIC中大量使用门控时钟。FPGA也要控制功耗，所以也支持门控时钟。

dpzhanght · 发表于 2014-11-15 12:07:11

书买了，不太适合入门者，好多内容浅尝辄止，不够深入

sinoet · 发表于 2014-11-17 21:21:45

有原创的东西最好。没有的话，用通俗易懂的方式把经验总结出来，也是好的。支持一切踏实做事的人。

weijiaming · 发表于 2014-11-25 19:53:31

zijidingyixia

账号		自动登录	找回密码
密码			注册

[原创] 大家好，我是《Verilog编程艺术》的作者，欢迎大家的反馈和提问

浏览过的版块