设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA_System_Design_with_Verilog

返回列表发新帖

查看: 3040|回复: 2

[活动] FPGA_System_Design_with_Verilog

发表于 2014-3-26 00:52:09 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

FPGA_System_Design_with_Verilog.ppt (239 KB , 下载次数: 26 )

相关帖子

回复

发表于 2014-3-26 13:53:29 | 显示全部楼层

支持！！！！

回复支持反对

发表于 2014-5-3 01:10:39 | 显示全部楼层

不错，讲得很详细

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 12:28 , Processed in 0.123378 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表