设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › Power-Rail ESD Clamp (with Gate Leakage Consideratio ...

123 / 3 页下一页

返回列表发新帖

楼主: semico_ljj

[资料] Power-Rail ESD Clamp (with Gate Leakage Consideration )

发表于 2016-7-31 09:20:21 | 显示全部楼层

TKS TKS

回复支持反对

发表于 2016-8-9 14:13:22 | 显示全部楼层

很需要，楼主辛苦了。

回复支持反对

发表于 2016-12-5 10:29:59 | 显示全部楼层

power-rail ESD 这个PCB设计中怎么避免啊？

回复支持反对

发表于 2017-1-3 15:10:04 | 显示全部楼层

回复 1# semico_ljj

回复支持反对

发表于 2017-6-7 08:05:34 | 显示全部楼层

非常感謝~~~~

回复支持反对

发表于 2017-6-7 09:40:23 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2017-6-7 09:48:46 | 显示全部楼层

TKS TKS

回复支持反对

发表于 2017-8-2 09:44:10 | 显示全部楼层

thanks

回复支持反对

发表于 2017-8-2 14:05:15 | 显示全部楼层

Thanks

回复支持反对

发表于 2017-8-3 01:05:17 | 显示全部楼层

非常感謝~~~~

回复支持反对

123 / 3 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 23:03 , Processed in 0.145889 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表