手机号码,快捷登录
您需要 登录 才可以下载或查看,没有账号?注册
3位地址8个寄存器的CPU接口设计电路,用verilog怎么设计啊??? 都要涉及哪些模块???求大神指导!!!
谢谢!!!
使用道具 举报
本版积分规则 发表回复 回帖并转播 回帖后跳转到最后一页
查看 »
手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2025-7-15 00:52 , Processed in 0.058152 second(s), 8 queries , Gzip On, MemCached On.