在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: winever

[资料] RTL Design Style Guide for Verilog HDL

[复制链接]
发表于 2019-11-12 15:32:02 | 显示全部楼层
参考学习一下
发表于 2020-5-11 09:34:24 | 显示全部楼层
非常不错的参考资料,值得大家去研究和学习。
发表于 2020-5-13 15:58:21 | 显示全部楼层
资料是不是已经有人发过了
发表于 2020-5-14 08:35:58 | 显示全部楼层
感谢楼主分享资料
发表于 2020-5-29 16:49:28 | 显示全部楼层
Thanks
发表于 2020-12-3 10:00:51 | 显示全部楼层
谢谢~~
发表于 2021-9-11 15:25:54 | 显示全部楼层
谢谢楼主
发表于 2022-4-30 16:48:54 | 显示全部楼层
谢谢分享
发表于 2022-6-18 08:17:30 | 显示全部楼层
thank
发表于 2022-8-3 16:36:57 | 显示全部楼层
这个资料好像别人已经上传过了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-11 12:02 , Processed in 0.118809 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表