设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › PCI/PCIe进行 Delay Write Request操作时，中间的桥如何 ...

返回列表发新帖

查看: 1483|回复: 0

[求助] PCI/PCIe进行 Delay Write Request操作时，中间的桥如何锁存数据

发表于 2014-3-9 17:04:41 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

PCI/PCIe进行 Delay Write Request操作时，中间的桥会首先发出Retry操作，然后锁存地址、命令、数据。但是Retry的操作是不会拉低 TRDY#信号线的，那么桥是怎么锁存数据的呢？

delay, request, write

相关帖子

回复

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 14:16 , Processed in 0.125008 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表