设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › 利用UVM搭建SoC验证平台时激励该怎么给？ ...
12
返回列表 发新帖
楼主: guiwn

[求助] 利用UVM搭建SoC验证平台时激励该怎么给？

[复制链接]
wtqcf
发表于 2021-5-11 16:32:47 | 显示全部楼层
请问怎么解决的？
回复 支持 反对

举报

Roy97
发表于 2021-7-11 17:13:15 | 显示全部楼层
共享内存，在SRAM内存选择几个地址做为标志位，每个标志位代表不同的消息。C程序和Verilog 利用这些标志位进行通信。
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-26 00:12 , Processed in 0.044601 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表