在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2118|回复: 3

[求助] 关于Altera的DDR2 IP核问题

[复制链接]
发表于 2014-2-14 11:26:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
编译IP核时出现以下问题
Error (15329): I/O atom "ddr2_dqs[1]" has port DQSUPDATEEN that must be connected to the dqsupdate output of a DLL because the dqs_ctrl_latches_enable parameter is set to true

请大神解惑呀
发表于 2014-2-15 21:55:50 | 显示全部楼层
是基于ALTERA的哪一款FPGA?看看是否产生example design,编译这个example design.
步骤:
1)先综合代码;
2)tools -> tcl script -> 找到路径下的***pin_assignment.tcl
3)综合全部工程
4)assignement -> back annotate,此时可以看到所有的PIN的分配好了
5)接着在这个基础上修改PIN位置
 楼主| 发表于 2014-2-17 10:07:43 | 显示全部楼层
是EP2S30F672I4,谢谢大神指教,我试试哈
 楼主| 发表于 2014-2-17 10:09:13 | 显示全部楼层
是EP2S30F627I4,谢谢大神指教,我去试试
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 20:05 , Processed in 0.120094 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表