在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: sme-ic

[求助] siliconsmart 特征化RAM,还差一步解决,求指点

[复制链接]
发表于 2017-11-24 10:29:59 | 显示全部楼层
run不了,还是有error最后
发表于 2017-11-30 14:49:55 | 显示全部楼层
回复 3# sme-ic
请问一下大神,finesim 和 hsipce 会有啥区别,另外有没有一些流程的经验可以分享的,最近接触这个工具,想了解一下如何能保证输出的lib的正确性。
另外我用finesim re-k的库是空的,用finesim_embeded 和 hspice 能正常出来的lib。是不是finesim正式的版本需要额外的lisence
发表于 2017-11-30 15:07:57 | 显示全部楼层
学习一下
发表于 2018-4-3 15:55:49 | 显示全部楼层
Thanks
发表于 2021-4-28 12:03:53 | 显示全部楼层


   
sme-ic 发表于 2014-7-15 09:04
之前是因为foundry没有提供RAM,所以自己在研究,现在已经提供,就没有再继续了。  你上面说的find_i ...


Noted, Very nice Thank you
发表于 2021-7-28 15:44:14 | 显示全部楼层


   
sme-ic 发表于 2014-5-29 08:33
我好久没弄了,也了解不深,给你两点建议(当时我碰到问题作的笔记):1. 用finesim,不要用hspice或 ...


请问老哥还有研究siliconsmart ram,我的报告中出现了warning:Arc delay ,Arc slew..之类,请问您知道是什么引起的吗?
发表于 2024-4-12 18:31:30 | 显示全部楼层


   
cn_dabby 发表于 2014-7-22 10:35
回复 7# sme-ic


请问在charactrize阶段读取cdl网表文件的时候,每个文件读最后一行的时候就会报can't find model for mosfet "",请问您知道该怎么解决吗,我这个lib有VDD和VDDB,VSS和VSSB,不像tsmc的库好像都是只有一组VDD和VSS
error1.png
发表于 2024-6-28 16:40:00 | 显示全部楼层


   
runforbetter 发表于 2017-11-30 14:49
回复 3# sme-ic
请问一下大神,finesim 和 hsipce 会有啥区别,另外有没有一些流程的经验可以分享的,最近 ...


大佬delay与mpw相关的error怎么解决,该往哪方面考虑
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-10 04:26 , Processed in 0.154152 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表