设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › RTL Coding and Optimization Guide for use with Desig ...

12 / 2 页

返回列表发新帖

楼主: jjjccc

RTL Coding and Optimization Guide for use with Design Compiler

发表于 2008-1-14 15:55:20 | 显示全部楼层

thanks!

回复支持反对

发表于 2009-11-21 01:53:38 | 显示全部楼层

谢谢分享呵呵

回复支持反对

发表于 2009-11-21 13:55:20 | 显示全部楼层

好贴，支持！

回复支持反对

发表于 2009-11-28 14:33:01 | 显示全部楼层

THANKS!

回复支持反对

发表于 2009-11-28 18:40:02 | 显示全部楼层

rsujrstrutrur

回复支持反对

发表于 2017-12-28 11:56:46 | 显示全部楼层

take a look

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 09:11 , Processed in 0.032308 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表