设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › RTL Coding and Optimization Guide for use with Desig ...

123 / 3 页下一页

返回列表发新帖

楼主: jjjccc

RTL Coding and Optimization Guide for use with Design Compiler

发表于 2010-2-23 15:57:32 | 显示全部楼层

支持一下

回复支持反对

发表于 2010-2-27 00:32:41 | 显示全部楼层

1# jjjccc

回复支持反对

发表于 2010-3-4 07:12:52 | 显示全部楼层

thans ka lot~~

回复支持反对

发表于 2010-3-8 21:36:45 | 显示全部楼层

回复支持反对

发表于 2010-5-24 10:22:14 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2010-8-4 23:55:41 | 显示全部楼层

niubi,kankan

回复支持反对

发表于 2010-8-5 18:25:31 | 显示全部楼层

3Q!!!!!!

回复支持反对

发表于 2010-8-5 18:54:27 | 显示全部楼层

thanks

回复支持反对

发表于 2010-8-5 21:47:14 | 显示全部楼层

好像不错！

回复支持反对

发表于 2010-8-5 22:43:15 | 显示全部楼层

Are you sure the article is adhere to its title?

回复支持反对

123 / 3 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 05:25 , Processed in 0.036885 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表