设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › SystemVerilog Assertions 应用指南【中文版】
1 ...34567891011
返回列表 发新帖
楼主: litterstrong

[资料] SystemVerilog Assertions 应用指南【中文版】

[复制链接]
发表于 2024-6-2 00:33:42 来自手机 | 显示全部楼层
good，good
回复 支持 反对

使用道具 举报

发表于 2024-10-12 09:14:29 | 显示全部楼层
感谢分享，很好了
畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！
回复 支持 反对

使用道具 举报

发表于 2024-11-1 09:00:45 | 显示全部楼层
这个也是我想要的
回复 支持 反对

使用道具 举报

发表于 2024-11-1 10:31:13 | 显示全部楼层
这个也是我想要的
回复 支持 反对

使用道具 举报

发表于 2024-12-24 16:23:55 | 显示全部楼层
good  thx
畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！
回复 支持 反对

使用道具 举报

1 ...34567891011
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-21 21:57 , Processed in 0.140920 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表