设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 时序验证时的后仿真时延反标

返回列表发新帖

查看: 2408|回复: 2

[求助] 时序验证时的后仿真时延反标

隔壁村的酱油

发表于 2014-1-2 21:09:00 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

我用的是ise，布局布线后的时延文件在哪里，如何反标

相关帖子

回复

使用道具举报

发表于 2014-1-5 20:59:10 | 显示全部楼层

回复 1# 隔壁村的酱油

要手动选择生成时序模型的

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

隔壁村的酱油

楼主| 发表于 2014-1-6 16:49:03 | 显示全部楼层

回复 2# shiyinjita

麻烦可不可以说的详细一点

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-9 18:39 , Processed in 0.099788 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表