请教，同一张wafer上不同dies的LDO输出差异很大，可能的原因？

jiang_shuguo · 发表于 2013-12-24 11:20:32

回复 19# CDS

0.13um,90nm等以下的可以较容易实现low offset，但是单片小面积的产品不会用到这类工艺，所以你和他们说的都对，但是你们的依据工艺不同。

hszgl · 发表于 2013-12-24 12:49:45

回复 17# 中国

是的。

hszgl · 发表于 2013-12-24 12:52:35

回复 18# jiang_shuguo

kuijk cell（就是op+pnp，这个名字还是你教我的）。

jiang_shuguo · 发表于 2013-12-24 12:55:17

回复 23# hszgl

你用kuijk cell也能产生那么大的偏差！应该是设计问题。

hszgl · 发表于 2013-12-24 13:01:19

回复 19# CDS

你说的很详细，谢谢。
电路的结构极简单，如图。拍砖请轻拿轻放，谢谢。
QQ截图20131224125944.png

这次电阻也没有做很细致的匹配，综合你所说的原因，应该差不多了。

hszgl · 发表于 2013-12-24 13:02:19

本帖最后由 hszgl 于 2013-12-24 13:15 编辑

回复 24# jiang_shuguo

可能版图上做的匹配不好。未必是设计的问题。

CDS · 发表于 2013-12-24 13:26:15

hszgl，你这个OpAmp就是BandGap上用的吧？按照你这个尺寸估算，如果是0.5工艺，OpAmp的1 sigma Offset就有4mV了，3 sigma Offset就12mV。你的PNP取值为1：8，那从OpAmp输入到Bandgap 1.2V输出大约offset被放大10倍，基本上就是10%的误差了。

CDS · 发表于 2013-12-24 13:42:57

semico_ljj，我说的确实是0.5工艺，0.35，0.18工艺确实offset会同比例下降，但Head Room也下降了，相对来说，信噪比还是没有下降。我到是没有用过0.18工艺下的5V器件，Offset参数与栅氧厚度成比例的，Offset应该和0.5u工艺一样的吧？而不是和0.18u低压工艺一样吧？所以对于楼主的产品，都应该是在0.5u工艺平台看吧。

jiang_shuguo · 发表于 2013-12-24 13:45:52

回复 26# hszgl

设计上的相关性可能更大。还有你是怎么测的输出，负载条件，电源电压，ldo本身的dropout值等测试的条件希望给出。

jiang_shuguo · 发表于 2013-12-24 13:54:42

基准中的放大器输入管和下面的nmos你的m值都用1？

账号		自动登录	找回密码
密码			注册

[求助] 请教，同一张wafer上不同dies的LDO输出差异很大，可能的原因？

浏览过的版块