ahdlLib中的opamp怎么用啊！？

buzengzeng · 发表于 2013-12-12 14:06:25

您需要登录才可以下载或查看，没有账号？注册

×

RT，这个运放怎么用啊，搞了半天都没搞明白，哪位大侠能解释一下啊，谢谢了！！！下图为运放的symbol，后三个图是他的veriloga代码！

buzengzeng · 发表于 2013-12-12 17:57:12

我去，审查通过了！！！！！！！

buzengzeng · 发表于 2013-12-12 18:01:25

求大神解释啊！

gubels · 发表于 2014-3-29 22:42:33

回复 1# buzengzeng

notworking

IC.Michael · 发表于 2014-7-23 14:43:00

楼主你好，最近学习DAC设计，需要用到运放，希望通过一个理想的运放先来测试下其他部分电路，然后调用这个symbol之后不知道该如何设置了。还请楼主能够指点一下，谢谢！

freecore · 发表于 2014-7-23 15:23:44

veriloga 的code里不是有说明么，照着填就是了。就算什么都不填，也能用，只是参数都是默认值。

IC.Michael · 发表于 2014-7-23 15:55:43

回复 6# freecore

你好，我请问下，那关于vref的取值呢？

freecore · 发表于 2014-7-23 19:50:33

输出共模电压是相对于Vref的，即开环时，当输入短接时，输出=Vref.

lansendiaoshen · 发表于 2016-6-18 21:18:52

楼主这个veriloga源代码哪里找到的啊！！！
谢谢

wanhi · 发表于 2016-11-20 20:31:27

谢谢!

账号		自动登录	找回密码
密码			注册

[求助] ahdlLib中的opamp怎么用啊！？