设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 关于AHB总线verilog代码实现（design篇）

1 ... 10 11 12 131415 16 17 18 ... 20 / 20 页下一页

返回列表发新帖

楼主: hbhbts

[原创] 关于AHB总线verilog代码实现（design篇）

发表于 2020-9-21 02:35:47 | 显示全部楼层

thanks

回复支持反对

发表于 2020-9-21 11:24:59 | 显示全部楼层

感谢分享，谢谢~~

回复支持反对

发表于 2020-10-7 15:58:16 | 显示全部楼层

xie xie

回复支持反对

发表于 2020-10-8 02:40:43 | 显示全部楼层

谁有 uvm 文件夹可以传一下吗

回复支持反对

发表于 2020-12-10 17:00:13 | 显示全部楼层

顶起~~祝楼主开心~

回复支持反对

715756860@qq.co

发表于 2020-12-18 11:17:39 | 显示全部楼层

感谢lz分享的代码

回复支持反对

发表于 2021-1-14 22:17:34 | 显示全部楼层

Thanks for share

回复支持反对

发表于 2021-3-12 10:30:49 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2021-3-28 09:35:07 | 显示全部楼层

hbhbts 发表于 2014-2-27 19:03
回复 1# hbhbts

万分感谢

回复支持反对

发表于 2021-4-2 16:37:46 | 显示全部楼层

马了

回复支持反对

1 ... 10 11 12 131415 16 17 18 ... 20 / 20 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 02:54 , Processed in 0.056709 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表