设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › xilinx平台DDR3设计教程之仿真与综合篇_中文版教程 ...

1 ... 64 65 66 67 68 697071 72 / 72 页下一页

返回列表发新帖

楼主: waterbeef

[原创] xilinx平台DDR3设计教程之仿真与综合篇_中文版教程

发表于 2019-5-29 23:08:23 | 显示全部楼层

i think IT is very NB

回复支持反对

发表于 2019-7-16 11:02:56 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2019-7-16 15:35:41 | 显示全部楼层

就是跑example工程，对初学者还是有点用的，

回复支持反对

发表于 2019-7-18 09:14:30 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2019-8-7 11:25:33 | 显示全部楼层

谢谢分享。

回复支持反对

发表于 2019-11-23 16:48:17 | 显示全部楼层

谢谢分享啊，这个得看看

回复支持反对

发表于 2019-12-22 19:37:41 | 显示全部楼层

回复支持反对

发表于 2019-12-23 19:43:53 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2020-2-24 13:28:41 | 显示全部楼层

这个不错，谢谢

回复支持反对

发表于 2020-2-24 13:30:48 | 显示全部楼层

谢谢分享

回复支持反对

1 ... 64 65 66 67 68 697071 72 / 72 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 03:15 , Processed in 0.132630 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表