关于版图中NMOS、PMOS衬底接法的问题

lytwjm · 发表于 2016-9-21 12:14:40

学习了

梦雪妮儿 · 发表于 2018-12-28 10:15:51

7楼跟10楼正解

Q2813386371 · 发表于 2019-11-16 17:14:25

感谢

AstonMartin · 发表于 2019-11-27 14:44:06

我也是新手，刚进组里不久，现在在学习TSMC28nm设计规则，画了几个小的layout，还是抄着前面工程师画过40工艺layout的，觉得进去了一点。

banakkk · 发表于 2020-3-23 17:01:18

你好呀请问你的问题解决了吗我现在有一个nmos它的衬底不是接vdd或者vss 而是接到别的电位上这样的话版图要怎么画呢打开了bodytie

omityoung · 发表于 2020-3-23 17:22:06

banakkk 发表于 2020-3-23 17:01
你好呀请问你的问题解决了吗我现在有一个nmos它的衬底不是接vdd或者vss 而是接到别的电位上这样的话版图 ...

加我qq，1197955166 一两句说不清。如果你的nmos 外面有pwell，并且不是普通的pwell 而是lpw之类的。可以直接隔离开就行了

q8097 · 发表于 2021-1-28 16:55:38

banakkk 发表于 2020-3-23 17:01
你好呀请问你的问题解决了吗我现在有一个nmos它的衬底不是接vdd或者vss 而是接到别的电位上这样的话版图 ...

你好，你最后是怎么解决的呢，我听别人说可以用深n阱管，这样可以吗

hopehoth · 发表于 2022-5-9 21:05:52

你好，我最近也遇到了这个问题，另一个电位的衬底是怎样隔离的呢

文中止不住 · 发表于 2022-5-10 10:27:47

芯片都是制造在P衬底上面，不隔离只能接一个电位，不同电位的衬底是需要相互隔离的

gedy · 发表于 2022-5-10 11:14:46

本帖最后由 gedy 于 2022-5-10 11:17 编辑

这种是软连接即softconnect的问题。正常来说你的nmos器件都放在p衬底上，衬底应该接同样的电位。但是你现在接了不同的电位，就出错了。解决方法有两个：1、将其中一个电位的器件放在DNWELL里，或者将两个电位的器件分别放在不同的dnwell里，这是最彻底的解决方法。这个方法的思路就是讲这两部分器件分别放在不同的衬底上。2、如果你的vss 和gnd最终在封装时都是接在一起，并且在你当前的模块中没有防止衬底互相干扰的要求，只是为了解决验证问题，你也可以将其中一个衬底的器件用类似于psub2这样区别衬底的标识层圈起来，这样验证也能通过。

账号		自动登录	找回密码
密码			注册

[求助] 关于版图中NMOS、PMOS衬底接法的问题

浏览过的版块