需要用verilog-a建模一个全差分的opamp，系统自带的是单端输出，应该怎么改？

jethmipharo · 发表于 2018-9-5 21:57:03

回复 9# liuzexue

求教怎么用verilog-a写运放

liuzexue · 发表于 2018-9-7 10:57:18

回复 11# jethmipharo

楼上都说了，在何乐年书上有

jethmipharo · 发表于 2018-9-7 15:12:45

回复 12# liuzexue

我按照上面的写了仿真的时候感觉一直有问题啊能不能帮帮我

liuzexue · 发表于 2018-9-9 14:59:22

回复 13# jethmipharo

你另外开一个贴说一下你的问题吧

jethmipharo · 发表于 2018-9-10 20:55:18

回复 14# liuzexue

我开了个帖子，能不能加下你的qq啊我的qq是84017106

jethmipharo · 发表于 2018-9-12 17:09:08

回复 14# liuzexue

不能加个好友么

账号		自动登录	找回密码
密码			注册

[求助] 需要用verilog-a建模一个全差分的opamp，系统自带的是单端输出，应该怎么改？