求教时钟抖动Jitter对电路性能的影响

绿茶盖儿 · 发表于 2013-10-9 16:15:00

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由绿茶盖儿于 2013-10-9 16:18 编辑

面试遇到的一个问题，在做时序分析的时候的时候，
若考虑时钟偏移Tskew，则时钟周期T >= Tdelay + Tco + Tsetup + Tskew，
这个式子中并没有考虑时钟抖动Tjitter，是否意味着Tjitter对T没有影响，若有影响，有什么影响？
题目大概就是这个意思

chen851112 · 发表于 2013-10-9 16:18:32

有影响，直接加在后面，抖动不会带来好的影响。

绿茶盖儿 · 发表于 2013-10-9 16:24:25

http://blog.csdn.net/da895/article/details/6998460
看这个帖子，里面有一句话“做hold check的时候因为检查的是同一个时钟沿，因此没有jitter”，这意思就是jitter对hold time没有影响，因为两个触发器间检查的是同一个时钟沿，所以jitter正好抵消了，而setup time检查的是不同的时钟沿么？所以要考虑jitter？

Timme · 发表于 2013-10-9 19:37:22

http://blog.csdn.net/da895/article/details/6998460
看这个帖子，里面有一句话“做hold check的时候因为 ...
绿茶盖儿发表于 2013-10-9 16:24

登录/注册后可看大图

hold不考虑共同时钟路径上的jitter，分岔后的jitter要考虑

tangyuxiang · 发表于 2017-4-11 21:00:40

学习了!!!

账号		自动登录	找回密码
密码			注册

[求助] 求教时钟抖动Jitter对电路性能的影响

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块