设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › [2014][Labs + eBook]SystemVerilog Assertions and Fun ...

1 ... 4 5 6 7 8910 11 12 13 ... 25 / 25 页下一页

返回列表发新帖

楼主: kid1412_net

[原创] [2014][Labs + eBook]SystemVerilog Assertions and Functional Coverage

发表于 2014-11-20 10:23:35 | 显示全部楼层

多谢分享

回复支持反对

发表于 2014-11-22 00:18:47 | 显示全部楼层

下来看看

回复支持反对

发表于 2014-11-25 16:54:29 | 显示全部楼层

很好的资源！还有lab可以马上实践，谢谢楼主分享！

回复支持反对

发表于 2014-11-28 12:20:33 | 显示全部楼层

回复支持反对

发表于 2014-11-29 01:25:41 | 显示全部楼层

Thanks

回复支持反对

发表于 2014-11-29 16:05:42 | 显示全部楼层

棒!!!!!!!!!!!

回复支持反对

发表于 2014-12-9 10:15:49 | 显示全部楼层

to read...

回复支持反对

发表于 2015-3-3 15:06:18 | 显示全部楼层

回复 1# kid1412_net
收下，学习！

回复支持反对

发表于 2015-3-6 17:12:23 | 显示全部楼层

非常感谢，很好的材料

回复支持反对

发表于 2015-4-2 21:21:53 | 显示全部楼层

see see

回复支持反对

1 ... 4 5 6 7 8910 11 12 13 ... 25 / 25 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-12 17:41 , Processed in 0.135952 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表