在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 3609|回复: 1

[求助] 关于quartusII 中对工程进行编译综合的各个步骤的问题

[复制链接]
发表于 2013-9-16 23:03:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
quartusII 中对工程进行编译综合包括5个环节,如下图所示,有木有大神可以详解一下这些步骤到底在干什么,主要产生什么文件?
灰常感谢!


quartus II.png
发表于 2013-9-17 08:59:44 | 显示全部楼层
analysis 是检查你的设计代码是否有错误,synthesis是将你的设计代码综合成netlist;Fitter就是将你的netlist在FPGA里面布局布线;Assembler会产生下载固化文件;TimeQuest是对你的设计做时序分析;
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 21:08 , Processed in 0.126836 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表