设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › SystemVerilog验证测试平台编写指南.zip

1 ... 13 14 15 161718 19 20 21 ... 77 / 77 页下一页

返回列表发新帖

楼主: wind_vip

[资料] SystemVerilog验证测试平台编写指南.zip

发表于 2014-11-20 10:24:20 | 显示全部楼层

多谢分享

回复支持反对

发表于 2014-11-23 10:26:50 | 显示全部楼层

资料不错，谢谢！

回复支持反对

发表于 2014-11-23 22:21:13 | 显示全部楼层

下载看看~~~~~~~~~~~~

回复支持反对

发表于 2014-11-24 05:37:31 | 显示全部楼层

经典教材啊

回复支持反对

发表于 2014-11-24 11:13:47 | 显示全部楼层

我得查下还有多少信元

回复支持反对

发表于 2014-11-24 18:53:19 | 显示全部楼层

好资料已经下载走，多谢

回复支持反对

发表于 2014-11-26 22:54:21 | 显示全部楼层

好东西，找的就是它了，谢谢楼主了啊

回复支持反对

发表于 2014-12-3 13:16:16 | 显示全部楼层

bucuobucuo

回复支持反对

发表于 2014-12-5 11:19:49 | 显示全部楼层

看看....................

回复支持反对

发表于 2014-12-7 00:14:10 | 显示全部楼层

感谢楼主！~

回复支持反对

1 ... 13 14 15 161718 19 20 21 ... 77 / 77 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-9 07:25 , Processed in 0.131836 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表