多晶硅电阻的第三端（衬底），该接VDD还是GND啊？

math123 · 发表于 2013-9-8 14:25:46

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 math123 于 2013-9-10 16:11 编辑

制造不同的N型或者P型多晶硅电阻对衬底有要求吗？

下面分别是n型poly电阻，p型poly电阻，HR电阻，请问衬底的原理是什么啊，谢谢！

univerw · 发表于 2013-9-8 17:32:57

看版图电阻外圈是p+ imp还是n+ imp？

hszgl · 发表于 2013-9-9 13:51:30

poly电阻要考虑衬底？。。。。
你是做多大速率的电路，要把电阻网络和衬底之间的耦合电容要考虑进去？

math123 · 发表于 2013-9-9 15:02:35

poly电阻要考虑衬底？。。。。
你是做多大速率的电路，要把电阻网络和衬底之间的耦合电容要考虑进去？
hszgl 发表于 2013-9-9 13:51

登录/注册后可看大图

普通的标准CMOS 0.5um工艺

semico_ljj · 发表于 2013-9-9 15:58:17

一般默认接独立干净的高电位

hszgl · 发表于 2013-9-9 19:41:09

回复 4# math123

没有特殊要求就不用考虑了。仿真起来影响也不大。

skiptoo · 发表于 2013-9-10 10:31:16

要噪声隔离的话，包nwell接gnd，
没有特殊要求的话，直接放substrate上接gnd

hszgl · 发表于 2013-9-10 15:48:18

回复 7# skiptoo

你说的是版图上的。楼主还在搭电路。

skiptoo · 发表于 2013-9-10 16:15:31

那就是寄生的cap了对谁的问题了，

math123 · 发表于 2013-9-10 16:20:11

问题解决了，谢谢大家

账号		自动登录	找回密码
密码			注册

[解决] 多晶硅电阻的第三端（衬底），该接VDD还是GND啊？