如何仿真bandgap的简并点？

jeffej

what is correct answer?

aktwhh

多想想就能明白

yunsgao

mark 一下

Morsunshine

   

wuqingcui 发表于 2020-10-16 17:53
按照这种仿真方法进行了仿真，我设计的电路只有一个交点，但是交点出不是输出电压，这个正确吗？比如原输 ...

我也遇到了同样的问题，请问这种仿真结果是正常的吗

Sarahlln

   

darklight 发表于 2013-12-10 10:01
去掉启动电路
把BG在某处开环，开换点的输入端加DC激励sweep
检查开换点的输出端波形，看其波形与输入DC sw ...

感谢大佬

piao

good discussion

上官轩晖

   

挪影 发表于 2020-5-19 10:42
但是这种断环，去掉启动电路去验证简并点是可以的，但是加上启动电路，去验证是否已经消除简并点了，断环 ...

请教一下为什么加上启动电路断环就不合适了？

司徒温孤

参考：https://bbs.eetop.cn/thread-899410-1-1.html

xdy609841687

25楼的方法是比较简单且正确的，原理就在于电路处于稳态时，节点的流入流出电流应该为0，所以有几个过零点就是几个简并点

venyee

我看下来感觉有两种方法：
1.看电流，闭环看，在环路的gate上加一个电压源，从0-vdd扫描电压，观察这个电压源上的电流的过零次数，原理应该是，电路稳定工作的时候，gate上肯定有一个电压假设是VBP，如果我施加的电压和VBP不同，那就会有电流流入或者流出这个电流源，如果正好相同，则不会有电流流入或流出，因此电流为0可视为一个稳态解。
2.看电压，开环看，在op输出端断开环路，环路的一段接电压源，观察另一端的输出电压，因为实际工作的时候这两端是接在一起的，所以找两个电压相等的时候，即两条曲线的交点，这是一个工作点，但是这个方法似乎看不到vdd和0处的交点，所以不清楚这是否能找出所有简并点。
请大神指正。