设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › systemverilog验证方法学（中文版）夏宇文译 ...

1 234 5 6 7 8 9 10 ... 19 / 19 页下一页

返回列表发新帖

楼主: qsocool

[资料] systemverilog验证方法学（中文版）夏宇文译

发表于 2013-10-12 14:17:29 | 显示全部楼层

好 ~~~~~~~~~~~~~~~~~~~~~~~~~~··

回复支持反对

发表于 2013-10-14 20:54:44 | 显示全部楼层

学习了

回复支持反对

发表于 2013-10-16 22:21:05 | 显示全部楼层

谢谢分享~~~

回复支持反对

发表于 2013-10-20 00:38:57 | 显示全部楼层

看看，是否经典。

回复支持反对

发表于 2013-10-23 15:59:32 | 显示全部楼层

ddddddddd

回复支持反对

发表于 2013-10-23 16:02:21 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2013-10-26 21:18:32 | 显示全部楼层

谢谢分享！！！

回复支持反对

发表于 2013-10-29 11:06:22 | 显示全部楼层

好东西，谢谢

回复支持反对

发表于 2013-10-29 11:07:25 | 显示全部楼层

在此感谢楼主

回复支持反对

发表于 2013-11-1 16:52:23 | 显示全部楼层

谢谢楼主分享，学习了

回复支持反对

1 234 5 6 7 8 9 10 ... 19 / 19 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 13:20 , Processed in 0.141076 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表