设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › systemverilog验证方法学（中文版）夏宇文译 ...

1 ... 11 12 13 14 15 16 171819 / 19 页下一页

返回列表发新帖

楼主: qsocool

[资料] systemverilog验证方法学（中文版）夏宇文译

发表于 2020-10-19 14:31:13 | 显示全部楼层

水水水水水水水水水水水水水水水水水水

回复支持反对

发表于 2020-10-19 14:32:02 | 显示全部楼层

水水水水水水水水水水水水水水水水水水水

回复支持反对

发表于 2020-10-22 12:30:35 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2020-10-24 10:47:09 | 显示全部楼层

好东西，谢谢

回复支持反对

发表于 2021-3-14 15:15:57 | 显示全部楼层

真的太好了。。。。。

回复支持反对

发表于 2021-3-28 21:15:35 | 显示全部楼层

thanks

回复支持反对

发表于 2021-4-26 00:58:02 | 显示全部楼层

太贵了

回复支持反对

发表于 2021-4-26 01:15:09 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2021-11-1 22:36:33 来自手机 | 显示全部楼层

感谢

回复支持反对

发表于 2022-2-1 10:54:38 | 显示全部楼层

谢谢楼主分析好资料

回复支持反对

1 ... 11 12 13 14 15 16 171819 / 19 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-7 07:22 , Processed in 0.129659 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表