设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为Verilog经典约束
12
返回列表 发新帖
楼主: hfyfpga

[资料] 华为Verilog经典约束

[复制链接]
发表于 2014-6-27 15:20:53 | 显示全部楼层
非常不错，谢谢。
回复 支持 反对

使用道具 举报

发表于 2020-10-31 19:09:00 | 显示全部楼层
Thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2020-11-2 05:32:58 | 显示全部楼层

多谢楼主分享！
回复 支持 反对

使用道具 举报

zhsh94
发表于 2020-11-2 07:13:51 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

发表于 2020-11-4 10:52:41 | 显示全部楼层
thanks for sharing
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2025-4-15 16:29:10 | 显示全部楼层
too simple!
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2025-4-21 16:34:01 | 显示全部楼层
看看
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2025-5-15 12:14:13 | 显示全部楼层
感谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2025-5-16 09:05:17 | 显示全部楼层
thks yur sharing
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2025-5-16 09:33:56 | 显示全部楼层
这么久之前就有了呀~
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-21 22:19 , Processed in 0.189129 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表