设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为Verilog经典约束

12 / 2 页

返回列表发新帖

楼主: hfyfpga

[资料] 华为Verilog经典约束

发表于 2014-6-27 15:20:53 | 显示全部楼层

非常不错，谢谢。

回复支持反对

发表于 2020-10-31 19:09:00 | 显示全部楼层

Thanks

回复支持反对

发表于 2020-11-2 05:32:58 | 显示全部楼层

多谢楼主分享！

回复支持反对

发表于 2020-11-2 07:13:51 | 显示全部楼层

谢谢分享

回复支持反对

oxm01606@iaoss.

发表于 2020-11-4 10:52:41 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2025-4-15 16:29:10 | 显示全部楼层

too simple!

回复支持反对

发表于 2025-4-21 16:34:01 | 显示全部楼层

看看

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 20:10 , Processed in 0.132005 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表