FPGA_verilog如何写代码减少逻辑单元使用数量

永吉 · 发表于 2013-8-21 15:49:52

您需要登录才可以下载或查看，没有账号？注册

×

FPGA_verilog如何写代码减少逻辑单元使用数量.pdf (414.97 KB , 下载次数: 55 )
非常好的一些编程心得。

小刀杀猪 · 发表于 2013-8-21 16:55:34

感谢楼主，下来学习一下

781349304 · 发表于 2013-8-21 21:51:22

看下，谢楼主

账号		自动登录	找回密码
密码			注册

[资料] FPGA_verilog如何写代码减少逻辑单元使用数量