12b 500M adc研发中，欢迎留下你的宝贵意见，一起讨论

fuyibin · 发表于 2013-9-11 12:40:02

兄弟啊，我真玩过calibration，不过是前台的，效果很好。但是，你要用这种方法（类似sahoo的论文 ...
lonerinuestc 发表于 2013-9-11 12:01

登录/注册后可看大图

就这还是你们校友啊，素质不是一般的可以哦，呵呵

adccoltd · 发表于 2013-9-11 12:56:43

本帖最后由 adccoltd 于 2013-9-12 21:58 编辑

我素质怎样跟校友和学校有什么关系？就你以恶心人为目的的家伙请滚出这个帖子！

adccoltd · 发表于 2013-9-12 22:18:23

兄弟啊，我真玩过calibration，不过是前台的，效果很好。但是，你要用这种方法（类似sahoo的论文 ...
lonerinuestc 发表于 2013-9-11 12:01

登录/注册后可看大图

抱歉说的不是你，能否大致分享一下你的成果，比如能校正哪些参数，sndr能到什么程度等等。
我并不打算用sahoo那种，感觉太学术化了，我只是自己胡想出来的一种，只用行为级做过验证，最近忙的厉害没法继续，不过希望可以继续交流，项目一定会有始有终，即使路走失败了我也会发出来为什么失败，

lonerinuestc · 发表于 2013-9-13 09:23:35

抱歉说的不是你，能否大致分享一下你的成果，比如能校正哪些参数，sndr能到什么程度等等。
我并不 ...
adccoltd 发表于 2013-9-12 22:18

登录/注册后可看大图

   初衷是用来校准cap Mismatch的，效果确实不错，SFDR能做到90+dBc。我还尝试关闭gain boosting然后用calibration来校准有限dc gain带来的误差（就是sahoo那种鸟思路），在单个温度点效果也不错，也能做到90+dBc，但是随着温度、电源电压飘得很厉害。所以才真心建议你别这么干。
   ADI的a.ali他们做16bit 250MSPS时，做了一个summing node sampling，用一个slow adc对summing node采样，然后估计出OTA的dc gain，最后做digital calibration，这种方法感觉还是很靠谱的，但是复杂度高，你可以尝试下。

   你的这个指标，单单做出功能和性能就很challenge，而要做成商用，更是难上加难，所以要慎重。

firevortex · 发表于 2013-9-13 10:07:54

回复 64# lonerinuestc

和我的思路好像啊，原来我也想关gainboost看校准增益误差的效果来着：）另外想问下，90dbc的sfdr是多少频率的信号测的？谢谢

lonerinuestc · 发表于 2013-9-13 10:30:49

回复 lonerinuestc

和我的思路好像啊，原来我也想关gainboost看校准增益误差的效果来着：）另外想 ...
firevortex 发表于 2013-9-13 10:07

登录/注册后可看大图

内行啊，IF sampling确实很challenge，需要很多的study。70MHz以内都可以做到90+，80dB SFDR能保持到250MHz左右

firevortex · 发表于 2013-9-13 11:01:15

回复 66# lonerinuestc

厉害，250MHz能到80相当强了，能说下输入通路是啥样的么？我们仿真都挺不错的，测试一直用dds信号源+滤波器+双balun，但是效果有限，到不了80dbc，感觉得学下信号完整性了。。

lonerinuestc · 发表于 2013-9-13 11:07:07

回复 lonerinuestc

厉害，250MHz能到80相当强了，能说下输入通路是啥样的么？我们仿真都挺不错的 ...
firevortex 发表于 2013-9-13 11:01

登录/注册后可看大图

1. 建议你先用频谱仪看看你BPF后的信号；
2. 观察下输出频谱，是少数的harmonic（2,3,456）还是大量的spur，如果有大量spur，那肯定是别的问题；
3. 测试板的信号通路确实是可以优化的，但是我感觉应该不是致命的。我用的是简单R-C，R取10~33欧姆，C取5~10pF左右就行；

firevortex · 发表于 2013-9-13 11:16:54

回复 68# lonerinuestc

谢谢啊，确实以前都没用频谱议看过，也许还没采样信号已经烂了~

adccoltd · 发表于 2013-9-13 18:31:07

本帖最后由 adccoltd 于 2013-9-13 18:38 编辑

内行啊，IF sampling确实很challenge，需要很多的study。70MHz以内都可以做到90+，80dB SFDR能保 ...
lonerinuestc 发表于 2013-9-13 10:30

登录/注册后可看大图

good job!如果到时我能测到类似的结果也很满意了。
可能是太标题党了，发帖时还没开始搭电路，只从建立速度的角度认为500M是可行的，但在第一级时比较器占用了大量时间，只好降低速度做了，也有转精细工艺的可能，你的电路可以考虑改为先前台再后台的方式，前面高速learning完成之后转为几万个点中断一个点用来更新coefficient,并用插值来实现不间断输出。这样缓慢变化的pvt都可以被跟踪，校正gain就不难了

账号		自动登录	找回密码
密码			注册

[原创] 12b 500M adc研发中，欢迎留下你的宝贵意见，一起讨论

浏览过的版块