在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 4798|回复: 2

[求助] 关于FPGA上升沿采样的问题

[复制链接]
发表于 2013-8-7 09:15:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
信号为40K的编码信号进过100K滤波器后还加了100mV的噪声,现在我通过上升沿检测来计算它的频率,但是现在的问题是FPGA检测时候,会连续检测多个上升沿,现在怎么办?求指导
发表于 2013-8-7 10:33:20 | 显示全部楼层
建议:
1、改进电路及滤波算法?
2、改为上升沿+高电平持续时间检测方式?
回复 支持 反对

使用道具 举报

 楼主| 发表于 2013-8-7 16:29:29 | 显示全部楼层
回复 2# yadog


   我用了FIR的IP核进行处理,用逻辑分析仪看了下    FIR处理前的波形比处理前还差   信号10K,采样率2.5M  FIR的截止为200K
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-18 11:18 , Processed in 0.152152 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表