VHDL和verilog混合编译

tangate · 发表于 2013-8-2 11:53:41

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

请问一下各种大哥大姐们，我现在有一个模块是中VHDL语言写的，这个是官方提供的，因为我一直用verilog，所以对VHDL不熟，我想用verilog写其他的模块，我写的这个模块和VHDl模块关系不大，io口不用进行连接，如果这种混合编译会有问题吗？另外有么有其他的方法，例如顶层模块中有两个module...end，又该怎么弄呢，请大家指点！

Marooleon · 发表于 2013-8-2 18:00:54

混合编译，一般的编译器是支持的。

zw84611 · 发表于 2013-9-18 22:25:16

如果是IUS，irun支持混合编译，比如直接运行irun a.v b.vhd即可。

tiangua · 发表于 2013-9-19 17:28:47

这个依赖编译器。

账号		自动登录	找回密码
密码			注册

[求助] VHDL和verilog混合编译

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1