芯片内部的ESD防护如何从版图上解决

我爱喝豆腐脑 · 发表于 2013-7-23 09:45:23

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由我爱喝豆腐脑于 2022-4-24 10:45 编辑

如题

jian1712 · 发表于 2013-7-25 16:01:28

如果电路能够接受，个人感觉你可以这么干，
1.poly走线，绕出来一个200ohm的电阻
2.改变MOS管DCGS/SCGS，是内部电路的Breakdown电压远高于ESD器件的开启电压
3.用Silicide block放在drain端

bartuc · 发表于 2013-7-31 13:22:59

芯片内部的ESD防护，是不是指的clamp cell，还是对于多电源，较长的栅上的连线，在栅端增加GGNMOS和GGPMOS，来防止栅击穿。

红苹果 · 发表于 2013-8-2 21:13:16

回复 6# 我爱喝豆腐脑

多电源域的ESD防护设计时，建议每个电源地域都有各自的power clamp cell，不同的地之间要加入类似back-to-back diode的bi-direction cell。有空间的话，在不同电源之间也可以加入适当的discharge path。
另外，对于多电源的芯片，电源域转换的interface device容易受到ESD损伤。针对gate oxide的损伤，可以向前面有位仁兄提到的在ESD敏感器件就近加GGNMOS和GVPMOS；对于junction burnout，就要找出潜在的放电通路，通过调整版图间距或者加guard-ring。

lymrlym · 发表于 2013-10-12 08:06:35

芯片内部的ESD要看具体设计，根据需要多加GUARDING RING。

ljfaqu · 发表于 2013-10-23 16:02:47

回复 7# 红苹果

请教多电源中的levelshift，如果加ggmos，尺寸如何设计？

深海精灵 · 发表于 2021-11-19 19:20:02

半定制中Ip没有对芯片的电源地接口该怎么处理？？比如DDR

lzkhot · 发表于 2021-12-1 20:17:40

我爱喝豆腐脑发表于 2013-7-25 20:24
我想问的仅仅是芯片内部的ESD，不涉及到IO上的ESD！！！

2013年就这么厉害了，楼主现在在哪高就呢

Scott2885212 · 发表于 2022-11-8 21:43:31

lzkhot 发表于 2021-12-1 20:17
2013年就这么厉害了，楼主现在在哪高就呢

你好，HF Changxin在 Zhao Pin ESD 方面的人才，有意请weixin联系：531254109 期待您的加入

账号		自动登录	找回密码
密码			注册

[求助] 芯片内部的ESD防护如何从版图上解决

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1