设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Constraining Designs for Synthesis and Timing Analys ...

1 2 345 6 7 8 9 10 ... 35 / 35 页下一页

返回列表发新帖

楼主: bingjunpeng

[资料] Constraining Designs for Synthesis and Timing Analysis

发表于 2013-8-1 14:21:35 | 显示全部楼层

good workwaiting for linting analysis

回复支持反对

发表于 2013-8-1 15:53:17 | 显示全部楼层

非常感谢，时序相关的东西找了好久了！

回复支持反对

发表于 2013-8-1 21:51:35 | 显示全部楼层

好书,看看,感谢楼主

回复支持反对

发表于 2013-8-1 22:44:43 | 显示全部楼层

非常棒谢谢

回复支持反对

发表于 2013-8-6 22:42:14 | 显示全部楼层

正好需要，thanks

回复支持反对

发表于 2013-8-6 22:44:34 | 显示全部楼层

非常感谢，thanks

回复支持反对

发表于 2013-8-7 00:15:59 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2013-8-10 04:17:23 | 显示全部楼层

Good, good!

回复支持反对

发表于 2013-8-10 05:07:57 | 显示全部楼层

Thanks for sharing ^_^

回复支持反对

发表于 2013-8-12 22:38:10 | 显示全部楼层

不错啊

回复支持反对

1 2 345 6 7 8 9 10 ... 35 / 35 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 14:21 , Processed in 0.122438 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表