设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为内部资料《静态时序分析与逻辑设计》 ...

1 ... 6 7 8 91011 12 13 14 ... 52 / 52 页下一页

返回列表发新帖

楼主: zjrainman

华为内部资料《静态时序分析与逻辑设计》

发表于 2007-10-15 15:43:33 | 显示全部楼层

真的有用吗?看过得来说说阿

回复支持反对

发表于 2007-10-17 18:58:12 | 显示全部楼层

看看华为的人都在干嘛~~

回复支持反对

发表于 2007-10-17 20:27:09 | 显示全部楼层

haohao
haohao

回复支持反对

发表于 2007-10-17 23:20:53 | 显示全部楼层

沒看過這種資料不過聽名字應該不錯

回复支持反对

发表于 2007-10-23 08:54:52 | 显示全部楼层

不怎么好!!!!!!!!!!!!!!!!!!!!!!

回复支持反对

发表于 2007-10-26 15:51:18 | 显示全部楼层

hao
hao

回复支持反对

发表于 2007-11-10 22:13:00 | 显示全部楼层

很好很好很好

回复支持反对

发表于 2007-11-10 22:14:01 | 显示全部楼层

很好很好很好

回复支持反对

发表于 2007-11-11 10:50:25 | 显示全部楼层

不喜欢啊

回复支持反对

发表于 2007-11-11 16:56:54 | 显示全部楼层

tykykkl

回复支持反对

1 ... 6 7 8 91011 12 13 14 ... 52 / 52 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-31 00:00 , Processed in 0.137426 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表